集成电路芯片测试小结
WAT测试，也叫PCM，对Wafer 划片槽测试键的测试，通过电性参数来监控各步工艺是否正常和稳定，例如CMOS的电容，电阻， Contact，Metal Line 等，一般在wafer完成制程前，是Wafer从Fab厂出货到封测厂的依据，测试方法是用Probe Card扎在Test Key的Metal Pad上，Probe Card另一端接在WAT测试机台上，由WAT Recipe自动控制测试位置和内容，测完某条Test Key后，Probe Card会自动移到下一条Test Key，直到整片Wafer测试完成。
逻辑芯片，未来15年的路线图
国际设备和系统路线图 的 More Moore IFT 提供了逻辑和内存技术的物理、电气和可靠性要求，以维持大数据、移动和云应用所需的功率、性能、面积、成本 扩展 。
Python 分享之 yield/asyncio 第三弹
四、 异步 IO 库 asyncio过去几年，异步变成方式被越来越多的程序员使用，当然这事有原因的， 尽管异步变成比顺序变成更难，但是它也更有效。
高股息到底是不是真策略？我把自己的选股规则跑了一遍面板回归（附完整Stata代码）
来源：市场资讯（来源：小鱼量化）微博/雪球：小鱼量化今年高股息这个方向，说实话有点难受。最具代表性的中证红利指数，年度收益只有-0.63%。我在雪球上的两个公开组合，整体浮亏五六个百分点。
ChatGPT攻克26年猜想，千位数学家宣战AI，数学界彻底撕裂了
统治人类逻辑高地几千年的数学家门，第一次感受到了「灭顶之灾」的寒意。就在这两天，全球顶尖名校的数学系，直接掀起了一场声势浩大的集体大反抗。
半导体制程中“良率（Yield）”管理的详解
一、 半导体制程“良率”的定义良率（yield）也称为“合格率”，是一个量化失效的产品质量指标，指合格品量占全部加工品的百分率。通常也是工艺改善最 重要的指标。在半导体工艺中，生产线良率表征的是晶圆从下线到成功出厂的概率；晶圆良率表征的是一片晶圆上的芯片合格率。
MapReduce、Spark、Phoenix、Disco、Mars浅析及性能测试
当使用 Hadoop 技术架构集群，集群内新增、删除节点，或者某个节点机器内硬盘存储达到饱和值时，都会造成集群内数据分布不均匀、数据丢失风险增加等问题出现。本文对 HDFS 内部的数据平衡方式做了介绍，通过实验案例的方式向读者解释内部数据平衡的解决办法。
三星高通辟谣背后：芯片制造的真实“良率”，我们可能一无所知
三星高通辟谣背后：芯片制造的真实“良率”，我们可能一无所知